Halo guys , kali ini kami akan membahas tentang Phase Lock Loop, juga legkap dengan pengaplikasian MATHLAB terbaru. Yuk disimak penjelasan dibawah :)
Teori Penunjang
Phase Lock Loop (PLL)
Phase Locked Loop adalah salah satu blok dasar dalam sistem elektronik modern. Ini umumnya digunakan dalam multimedia, komunikasi dan di banyak aplikasi lainnya. Ada dua jenis phase locked loop (PLL) yaitu linear dan non-linear. Non-linier sulit dan rumit untuk dirancang di dunia nyata, tetapi teori kontrol linier dimodelkan dengan baik dalam analog PLL. PLL telah membuktikan bahwa model linier cukup untuk sebagian besar aplikasi elektronik.
Diagram dan Cara Kerja PLL
Sebuah PLL atau phase locked loop adalah terdiri dari detektor fasa dan osilator yang dikendalikan tegangan. Output dari detektor fasa adalah input dari osilator yang dikendalikan tegangan (VCO) dan output dari VCO terhubung ke salah satu input dari detektor fasa yang ditunjukkan di bawah ini dalam blok diagram dasar. Ketika kedua perangkat ini saling memberi makan, loop akan terbentuk.
Sinyal input 'Vi' dengan frekuensi input 'Fi' dikalah oleh detektor fasa. Pada dasarnya detektor fasa adalah komparator yang membandingkan frekuensi input (fi) melalui frekuensi umpan balik fo. Output dari detektor fasa adalah (fi+fo) yang merupakan tegangan DC. Ouput dari detektor fasa tegangan DC adalah input ke low pass filter (LPF); itu menghilangkan noise frekuensi tinggi dan menghasilkan tingkat DC stabil, yaitu, Fi-Fo. Vf juga merupakan karakteristik dinamis dari PLL.
Gambar 6.1 Diagram Blok PLL
Output dari low pass filter (LPF),
yaitu, level DC diteruskan ke VCO. Sinyal input berbanding lurus dengan
frekuensi output VCO (fo). Frekuensi input dan output dibandingkan dan
disesuaikan melalui loop umpan balik sampai frekuensi output sama dengan
frekuensi input. Karenanya, PLL berfungsi seperti memantau, menangkap, dan
mengunci fasa.
Ketika tidak ada tegangan
input yang diterapkan, maka dikatakan sebagai tahap memantau. Segera setelah
frekuensi input yang diterapkan pada VOC berubah dan menghasilkan frekuensi
output untuk perbandingan, ini disebut sebagai tahap penangkapan. Gambar 6.1 di
atas menunjukkan blok diagram PLL.
Detektor Phase Locked Loop
Detektor phase locked loop membandingkan frekuensi input dan frekuensi output VCO untuk menghasilkan tegangan DC yang berbanding lurus dengan perbedaan fasa dari dua frekuensi. Sinyal analog dan digital digunakan dalam phase locked loop. Sebagian besar rangkaian terpadu PLL monolitik menggunakan detektor fasa analog dan mayoritas detektor fasa berasal dari tipe digital. Rangkaian campuran seimbang ganda digunakan secara umum dalam detektor fasa analog. Beberapa pendeteksi fasa umum diberikan di bawah ini:
Detektor Fasa Eksklusif OR
Frekuensi input dan output diterapkan pada detektor fasa EX OR. Untuk mendapatkan output tinggi setidaknya satu input harus rendah dan kondisi output lainnya rendah yang ditunjukkan pada tabel kebenaran di bawah ini. Mari kita perhatikan bentuk gelombang, frekuensi input dan output, yaitu fi dan fo memiliki perbedaan fasa 0 derajat.
Fungsi perbedaan fasa antara fi dan fo adalah seperti yang ditunjukkan dalam grafik tegangan output DC. Jika detektor fasa 180 derajat, maka tegangan output maksimum. Jika frekuensi input dan output gelombang persegi, jenis detektor fasa ini digunakan.
Gambar 6.2 Grafik Detektor Fasa X-OR
Detektor Fasa Pemicu Tepi (Edge Trigger)
Detektor fasa pemicu tepi digunakan
ketika frekuensi input dan output dalam bentuk gelombang pulsa, yang kurang
dari siklus kerja 50%. SR Flip flop digunakan untuk detektor fasa, yang
ditunjukkan pada gambar di bawah ini.
Tepi positif dari frekuensi input dan output dapat mengubah output dari
detektor fasa.
Gambar 6.3 Diagram Detektor Fasa Edge Trigger
Aplikasi dari Phase Locked Loop (PLL)
Adapun aplikasi PLL yang sering digunakan dalam bidang Telekomunikasi dan Jaringan Multimedia , antara lain:
• Jaringan demodulasi FM untuk operasi FM
• Ini digunakan dalam kontrol kecepatan motor dan filter pelacakan.
• Ini digunakan dalam decode pengalihan frekuensi untuk frekuensi pembawa demodulasi.
• Ini digunakan pada waktunya untuk konverter digital.
• Ini digunakan untuk pengurangan Jitter, penekanan miring, clock recovery.
Langkah Percobaan
1. Mengakses matlab online atau compatible di link : h ttps://octave-online.net/ ( atau search d i google dengan kata kunci matlab online)
2. Input file program PLL_VCO.m, pada icon upload di window octave online
3. List program PLL_VCO.m
close all;
clear all;
reg1 =0;
reg2 =0;
reg3 = 0;
eta =sqrt(2)/2;
theta =2*pi*1/100;
Kp = [(4*eta*theta)/(1+2*eta*theta+theta^2)];
Ki = [(4*theta^2)/(1+2*eta*theta+theta^2)];
d_phi_1 = 1/20;
n_data = 100;
for nn = 1:n_data
phi1 = reg1 + d_phi_1;
phi1_reg(nn) = phi1;
s1 =exp(j*2*pi*reg1);
s2 =exp(j*2*pi*reg2);
s1_reg(nn) =s1;
s2_reg(nn) =s2;
t =s1*conj(s2);
phi_error = atan(imag(t)/real(t))/(2*pi);
phi_error_reg(nn) = phi_error;
sum1 = Kp*phi_error + phi_error*Ki+reg3;
reg1_reg(nn) =reg1;
reg2_reg(nn) = reg2;
reg1 =phi1;
reg2=reg2+sum1;
reg3 =reg3+phi_error*Ki;
phi2_reg(nn) =reg2;
end
figure(1)
plot(phi1_reg);
hold on
plot(phi2_reg,'r');
hold off;
grid on;
title('phase plot');
xlabel('Samples');
ylabel('Phase');
figure(2)
plot(phi_error_reg);
title('phase Error of phase detector');
grid on;
xlabel('samples(n)');
ylabel('Phase error(degrees)');
figure(3)
plot(real(s1_reg));
hold on;
plot(real(s2_reg),'r');
hold off;
grid on;
title('Input signal & Output signal of VCO');
xlabel('Samples');
ylabel('Amplitude');
axis([0 n_data -1.1 1.1]);
Gambar dan Data Hasil Percobaan
Tampilan Grafik Plot Phase
Berikut tampilan Grafik Plot Fasa (Phase Plot) , dengan nilai input Amplitudo seperti pada gambar :
Gambar 6.4 Grafik Plot Phase
Tampilan Sinyal Kesalahan Phase Pada Detektor Phase
Berikut tampilan Sinyal Kesalahan Phase Pada Detektor Phase, dengan tingkat error seperti pada gambar :
Gambar 6.5 Tampilan Sinyal Kesalahan Phase pada Detektor Phase
Tampilan Sinyal Input dan Output dari VCO
Berikut tampilan Sinyal Input dan Output dari VCO, dengan nilai Amplitudo seperti pada gambar :
Gambar 6.6 Tampilan Sinyal Input dan Output dari VCO
Analisa Hasil Percobaan
Analisis Tampilan Plot Phase
Gambar 6.7 Grafik Plot Phase
Berdasarkan hasil Simulasi menggunakan Software Matlab, didapatkan analisa bahwa pada grafik diatas terdapat dua buah phase plot. Pada kedua phase ini dimungkinkan untuk memiliki fase offset antara input dan output, tetapi ketika dikunci, frekuensinya harus tepat dilacak.
Phase offset kemudian dapat disaring hingga menyerupai phase input (searah) melalui VCO. Dengan persamaannya sebagai berikut :
.............. (2)
Phase yang offset sudah mulai searah pada tingkat phase yang ke-2, dan terus searah hingga ujung fase pada tingkat ke -5.
Analisis Tampilan Sinyal Kesalahan Phase pada Detektor Phase
Gambar 6.8 Tampilan Sinyal Kesalahan Phase pada Detektor Phase
Berdasarkan hasil Simulasi menggunakan Software Matlab, didapatkan analisa bahwa terdapat keslahan phase yang menyebabkan Sinyal tersebut offset . Dari gambar diatas, diketahui bahwa Kesalahan Phase terjadi hingga 0,2 dan berpengaruh pada bentuk sinyal itu sendiri. Jadi, Detektor PLL ini membandingkan frekuensi input dan frekuensi output VCO untuk menghasilkan tegangan DC yang berbanding lurus dengan perbedaan fasa dari dua frekuensi. Dapat dilihat , bahwa sinyal mulai searah saat perhitungan sample ke -60. Perbandingan sinyal akan terlihat pada gambar 6.9 dibawah.
Tampilan Sinyal Input dan Output dari VCO
Gambar 6.9 Tampilan Sinyal Input dan Output dari VCO
Berdasarkan hasil Simulasi menggunakan Software Matlab, didapatkan analisa bahwa terdapat perbandingan Sinyal antara Input dan Output sebanyak 1,75 gelombang sinyal. Dengan puncak gelombang sampai 2 dB. Dari perbandingan ini didapatkan sinyal yang searah dengan menggunakan VCO.
Apabila sinyal referensi masukan dan keluaran PLL dapat kita asumsikan sebagai berurutan
................(3)
Dimana ω adalah frekuensi dari sinyal, θ adalah sudut fasa dari sinyal, indeks i menyatakan masukan dan indeks o menyatakan keluaran. Keluaran dari sinyal diatas, dapat dinyatakan sebagai
..................(4)
Dimana Km adalah gain dari rangkaian PLL. Dengan hubungan trigonometri umum, pers. (4) dapat dinyatakan menjadi
.................(5)
Suku pertama dari bagian kanan pers. (5) merupakan sinyal frekuensi tinggi yang akan diredam oleh sifat low-pass filter yang secara natural juga dimiliki oleh PLL. Apabila kita mengasumsikan bahwa frekuensi sinyal keluaran PLL nilainya sangat mendekati sinyal masukan, maka pers. (5) akan menjadi
.................(6)
VCO pada Hasil Percobaan dapat dinyatakan sebagai integrator. Biasanya analisis PLL dilinearisasi di sekitar keadaan tunaknya, yaitu untuk nilai θd kecil dan variasinya kecil pada keadaan tunak, maka :
............(7)
Lock range (ΔωL) merupakan jangkauan frekuensi dimana PLL masih dapat melakukan ‘kuncian’ antara sinyal referensi masukan dengan sinyal keluaran dengan baik. Dinyatakan dengan
.................(8)
Terlihat bahwa setelah 1 gelombang, sinyal keluaran berhasil ‘terkunci’ pada frekuensi 30 Hz .
Kesimpulan
Berdasarkan simulasi yang telah dilakukan menggunakan software Matlab didapatkan hasil keluaran sinyal yang tidak jauh beda dari prinsip PLL itu sendiri. Adapun poin poin penting dalam percobaan ini yaitu :
· Sebuah PLL atau phase locked loop adalah terdiri dari detektor fasa dan osilator yang dikendalikan tegangan. Output dari detektor fasa adalah input dari osilator yang dikendalikan tegangan (VCO) dan output dari VCO terhubung ke salah satu input dari detektor fasa.
· Detektor phase locked loop membandingkan frekuensi input dan frekuensi output VCO untuk menghasilkan tegangan DC yang berbanding lurus dengan perbedaan fasa dari dua frekuensi.
Sekian guys pembahasan kali ini, semoga berguna untuk kalian semua !!
Done...
ReplyDeleteThx bro
Delete